超低功耗 LDO 选择实战指南：让电池延寿 30% 的隐形开关

·

“把系统待机电流从 5 µA 压到 500 nA 之后，我还想让 MCU 唤醒时不掉链子。”——如果你也有类似执念，这篇指南专为你写。

第一章：为什么静态电流 Iq 可能是“烟雾弹”

在搜索引擎输入“低功耗 LDO”，99% 的技术帖都会告诉你：“选静态电流最小的就对了！”。然而，真正的痛点并不在这里，而在于 带载后的地电流 IGND。

👉 一张图教你看懂数据表中隐藏的功耗陷阱

第二章：三种主流工艺结构解剖

2.1 恒定偏置（Constant Bias）：传统的“小水管”

特性：无论负载多大，地电流始终不变。优点是踩雷概率小；缺点是当 MCU 从休眠跳到 50 mA 峰值，3 ms 后出现 300 mV 的下冲，足以让射频模组失联。

2.2 比例偏置（Proportional Bias）：会“伸缩”的水管

地电流与负载同步上涨，但放大比例通常 <1:1，动态响应稍好。缺点是 PSRR 和噪声依旧中庸，适合对 Wi-Fi 无强 AC 纹波要求的场景。

2.3 自适应偏置（Adaptive Bias）：智能够力全开

轻负载(<50 µA) 几乎“隐身”；负载加大瞬间**唤醒** 额外驱动级，地电流瞬间拉高 10–20 倍，换来 100 kHz 的 PSRR >70 dB。一针见血的总结：
“休眠省电，唤醒够劲”。

第三章：选择流程七步法

  1. 列需求：Vin(min)、Vout、Iout(max)、PSRR@1 kHz、封装尺寸。
  2. 筛静态电流：I<2 µA 只是入门。
  3. 关键：扫描 IGND–Iout 曲线；无曲线，直接发邮件给 FAE 要。
  4. Dropout 区电流陷阱：Vin≈Vout 时有人翻车 40×。
  5. 输出电容策略：<2.2 µF 陶瓷，须检查二级极点；>100 µF 预装二极管防回馈。
  6. 温度漂移：-40 °C 地电流可能翻 3×，别只在 25 °C 选型。
  7. 评估板实测：拉 0→20 mA 脉冲，记录 ΔVout 与恢复时间。

第四章：真实案例对比

下图展示了三款 LDO 在同样 0→35 mA 脉冲负载下的性能（测试条件：Cout=2.2 µF X5R）。
Note：Y 轴为输出电压瞬变，单位为 mV

  1. 恒定偏置：下冲 285 mV；
  2. 比例偏置：下冲 120 mV；
  3. 自适应偏置：下冲 45 mV，优势明显。

第五章：常见误区与验证妙计

👉 三步闪电验证法，5 分钟测出隐藏电流激增

FAQ：把工程师的高频疑问一次说清

Q1：自适应偏置方案会不会出现“战斗/逃避”式抖动？
A：不会。现代 DSVI（Dynamic Supply Voltage Identification）环路会把阈值做 ±10 µA 滞回，防止反复跨区导致工作点抖动。

Q2：为什么有些 LDO 把 dropout spec 写在 1 mA，而不是 100 mA？
A：小电流 dropout 值更漂亮，但并不符合 Wi-Fi 工作实况。请优先阅读 50 mA 曲线或请 FAE 补充。

Q3：采用大输出电容真能无限改善瞬态吗？
A：当 Cout 超过 47 µF，第二个极点向低频移动，环路相位余量不足可能出现振铃；再加大时需在输入端并联 0.1 Ω ESR 电阻“阻尼”。

Q4：温度每升高 10 °C，静态电流会翻多少？
A：对 JFET 输入级，经验值 ×1.6；对 CMOS 型，×1.2；务必查温度曲线再留余量。

Q5：为什么同一家厂商不同批次的空载静态电流差 30%？
A：这与晶圆在 fab 时阈值 trim 精度有关，不影响带载性能；只需统计 FG 后实测即可，不必过度焦虑。

结语：把选型公式写在便利贴上